关于内存时序的知识整理(2)

我们来计算一下DDR1~4的CL延迟时间：乘2的原因是DDR内存一个时钟周期内传输两次数据，可以看做基数是2
DDR-400 3-3-3-8：3*https://wimgs.ssjz8.com/upload/2/400=15 ns
DDR2-800 6-6-6-18：6*2/800=15 ns
DDR3-1333 9-9-9-24：9*2/1333=13.5 ns
DDR4-2133 15-15-15-35：15*2/2133=14 ns
根据上面的计算，可以看出其实CL延迟时间差距不大，之所以每代产品性能比上代要好，是因为频率的提高，也就是说CL值接近时，内存频率越高性能越好，而在进行超频时，如果可以调高CL，就可以获得更高的频率。
tRCD：行寻址和列寻址时钟周期的差值。tRCD值对内存最大频率影响最大。内存条想要上到一个高的频率，而如果不能加大电压和放宽CL值，那么就只能把tRCD值增大。现在的DDR4一般的1.2V，想要CL值好看，还想要内存条能超频到更高，那就加大tRCD咯，还想要灯光效果，那就把时序统统的加大。所以tRCD大不代表内存条差，相反代表内存条可以超到一个很高的频率。

tRP：在下一周期之前，预充电需要的时钟周期。虽然tRP的影响会随着频繁操作一个bank而加大，但是它的影响也会被bank交叉操作和命令调配所削弱。放宽tRP有利于提高行址激活、关闭的命中率，正确率。放宽tRP可让内存条的兼容性更好。
tRAS：对某行的数据进行存储时，从操作开始到寻址结束需要的总时间周期。此操作并不会频繁发生，只有在内存空闲或开始新一个任务的时候才使用它。tRAS值太小有可能导致数据错误或丢失，太大的值则会影响内存性能。如果内存条负荷较大，一般可以稍微放宽tRAS值。
本文随意摘编，因为就是摘编整理来的